Moins d’un nanomètre et dotée de 100 milliards de transistors : IBM crée la puce la plus dense de l’histoire humaine !

Le géant américain de l’informatique vient d’annoncer une avancée majeure dans le domaine des semi-conducteurs. Sa nouvelle technologie promet d’augmenter la puissance des futurs processeurs tout en réduisant leur consommation énergétique. Une prouesse rendue possible grâce à une conception en trois dimensions qui marque une rupture avec les approches traditionnelles.

Une conception en empilement nano pour doubler la densité

Plutôt que de rester sur un design plat où les transistors s’alignent sur une seule couche, IBM a mis au point une structure baptisée nanostack. Celle-ci superpose plusieurs niveaux de transistors, ce qui permet d’atteindre une densité exceptionnelle : près de cent milliards de composants sur une surface de la taille d’un ongle. Par rapport aux puces de génération précédente, cette configuration double pratiquement le nombre de transistors tout en ouvrant la voie à des gains substantiels de calcul.

Cette approche 3D n’est pas encore prête pour une production industrielle, mais elle trace une trajectoire claire pour les années à venir. Les ingénieurs estiment qu’elle pourrait prolonger la course à la miniaturisation pendant au moins une décennie supplémentaire, jusqu’à des nœuds encore plus fins autour de 0,1 nanomètre à l’horizon 2040.

Des performances en hausse et une efficacité énergétique améliorée

Concrètement, les puces basées sur cette technologie devraient offrir environ cinquante pour cent de puissance supplémentaire comparé aux modèles actuels les plus avancés. À quantité d’énergie identique, elles réaliseront 1,7 fois plus d’opérations. Les puces mémoire SRAM, essentielles dans de nombreux systèmes, verront quant à elles leur efficacité grimper de quarante pour cent, un progrès rare dans ce domaine depuis plusieurs décennies.

Cette évolution s’avère particulièrement intéressante pour les applications d’intelligence artificielle, où les processeurs graphiques et centraux doivent traiter des volumes de données colossaux sans exploser la facture énergétique. Les responsables d’IBM soulignent que la nouvelle architecture convient aussi bien aux CPU classiques qu’aux GPU dédiés à l’IA.

Vers une production dans cinq ans et un écosystème en pleine mutation

IBM ne fabrique pas de puces en série mais accorde des licences à d’autres industriels. La mise en production à grande échelle n’est pas attendue avant cinq ans au mieux. En parallèle, le Taïwanais TSMC a déjà lancé la fabrication en volume de puces en deux nanomètres fin 2025, tandis que le Japonais Rapidus vise un démarrage à grande échelle en 2027.

Cette course effrénée aux nœuds toujours plus fins reflète les défis physiques et économiques de l’industrie. La technologie d’IBM vient rappeler que, malgré les limites apparentes du silicium, l’innovation en matière d’empilement et de matériaux continue d’offrir des marges de progression significatives pour les générations futures de composants.